Многоуровневая структура стендового комплекса с аналоговыми сопроцессорами

- 7 -

1 2 3 4 5 6 7 8 9 10

Для организации параллельных вычислений применяются мини-ЭВМ СМ-1420 и ПЭВМ "Электроника-85" с системой программирования ФОРТРАН-77 в операционной системе реального времени RT-11. Имитаторы реализуются в основном на ПЭВМ ДВК-3, но для сложных подсистем могут быть использованы и мини-ЭВМ СМ-1420. Данный класс вычислительных средств ориентирован на решение задач управления реальном масштабе времени и характеризуется малым временем обработки прерываний и достаточно высокой производительностью, которая обеспечивается аппаратно процессром плавающей точки и КЭШ-памятью, а программно - системой программирования реального времени ФОРТРАН-77. Если производительность ВС окажется недостаточной, имеется возможность, как наращивания её, так и подключения к абонентам МК ВС специализированных процессоров, в частности, специализированных на решение дифференциальных уравнений, аналоговых процессоров АВК-32 (рис.4).

Принципы функционирования уровня на основе магистральной шины (МШ) имеют определённое сходство с принципом организации МК MIL-1553B. В аналоговые процессоры, подключённые к МШ, по инициативе ЭВМ могут выдаваться команды управления, записываться и считываться информация. При обращениях к аналоговым процессорам указывается их адрес и дополнительный адрес (в MIL-1553B принято название подадрес) конкретного элемента, которому адресована команда. Это позволяет разработать унифицированные сетевые примитивы, обеспечивающие всевозможные мжмодульные обмены в многомашинном гибридном стендовом комплексе.

Аппаратное обеспечение сопряжения ЭВМ с аналоговыми процессорами реализовано на стандартных блоках связи: устройстве согласования сопряжений ОШ и 2К (УСС ОШ/2К) в составе СМ-1429 и блоке связи с каналом (БСК) в составе АВК-32. Однако для согласования сопряжения этих блоков и управления электронно-цифровыми вольтметрами (ЭЦВ) необходимо выполнить аппаратные доработки соответственно в блоках БСК и БУВ.

Рис. 4. Многоуровневая структура стендового комплекса с аналоговыми сопроцессорами